qnx gpio
in order to set gpio in qnx, you can use
msmgpiotool
# msmgpiotool gpiotool usage: gpiotool <command> <gpio> <arg> PLEASE IGNORE ALTERNATE FUNCTION VALUES , TOOL IS NOT UPDATED WITH CORRECT VALUES FOR 8996 Provides a mechanism to easily view and reconfigure TLMM GPIOs on the command line. commands: dump info <gpio number> write <gpio number> <value> read <gpio> rawread <gpio> set-dir <gpio number> <value> set-drive <gpio number> <value> set-pull <gpio number> <value> set-func <gpio number> <value> enable-irq <gpio number> <value> clear-irq <gpio> set-pol <gpio number> <value> set-trigger <gpio number> <value> Description: dump prints the entire GPIO configuration table info prints the configuration for the specified gpio set-dir sets the direction when in gpio mode [0] Input, [1] Output set-drive sets the pin drive strength regardless of mode drive strength = [n] * 2mA for n[0..15] set-pull sets internal pull on the pin regardless of mode [0] No pull [1] Pull Down [2] Keeper [3] Pull Up set-func sets the pin function. Set to 0 for GPIO mode valid for n[0..15] enable-irq configures the pin as a gpio interrupt source [0] Enable [1] Disable clear-irq clears the pending IRQ status set-pol sets the interrupt polarity of the gpio [0] Inverted [1] Normal set-trigger sets the irq trigger type [0] Level [1] Edge
SRE实战 互联网时代守护先锋，助力企业售后服务体系运筹帷幄！一键直达领取阿里云限量特价优惠。
# # echo 1 >4
# msmgpiotool info 4
100c7ab8 GPIO IN OUT DIR DRIVE PULL ALTERNATE FUNCTION TARGET IRQ POL TRIG STS
----------------------------------------------------------------------------------
100c79b8 4 High High In 2 mA No pull 2 NONE 0 1 Level 0
# ehco 0 >4
#msmgpiotool info 4
100c7ab8 GPIO IN OUT DIR DRIVE PULL ALTERNATE FUNCTION TARGET IRQ POL TRIG STS
----------------------------------------------------------------------------------
100c79b8 4 High Low In 2 mA No pull 2 NONE 0 1 Level 0
具体的定义在X:\qnx_poc\qnx_workspace\hqx1.1-8.1-qnx\3rdparty\boards\core\dalconfig\mojave_v2_8996\config\pin_config.c
1 /*============================================================================== 2 3 PMIC PIN MUXING CONFIGURATION TABLE 4 5 DESCRIPTION 6 This file has the dplmp performance table supported 7 8 REFERENCES 9 10 Copyright 2015 Qualcomm Technologies Incorporated. 11 All Rights Reserved. 12 QUALCOMM Proprietary/GTDR 13 ===========================================================================*/ 14 15 /*=========================================================================== 16 17 EDIT HISTORY FOR FILE 18 19 This section contains comments describing changes made to this file. 20 Notice that changes are listed in reverse chronological order. 21 22 $Header$ 23 24 when who what, where, why 25 -------- --- ---------------------------------------------------------- 26 07/29/2015 aneeketp Added Macros and stage column 27 05/08/2015 knr Updated the configuration based on the MMX2 board review. 28 04/29/2015 guru First draft created. 29 ===========================================================================*/ 30 31 #include "gpio_client.h" 32 #include "pin_config.h" 33 34 /* 35 VIN0: VPH_PWR ( 3.7V ) 36 GPIO01-GPIO08 (VPH_PWR_MPP1) 37 GPIO09-GPIO22 (VPH_PWR_MPP5) 38 VIN1: S6 (1.1V) and L19 (3.3V) 39 GPIO01-GPIO08 (VREG_S6_MPP1) 40 GPIO09-GPIO22 (VREG_L19_MPP5) 41 VIN2: S4 1.8 V 42 GPIO01-GPIO08 (VIN_S4_MPP1) 43 GPIO09-GPIO22 (VIN_S4_MPP5) 44 VIN3: L12 (1.8V) 45 GPIO01-GPIO08 (VREG_L12_MPP1) 46 GPIO09-GPIO22 (VREG_L12_MPP5) 47 */ 48 // Refer to PMIC objective Spec to update values for different pmics 49 //VOLTAGE_SOURCE 50 #define PM_GPIO9_TO_GPIO22_VLTG_3V3 PMIC_GPIO_V1 51 #define PM_GPIO9_TO_GPIO22_VLTG_1V1 PMIC_GPIO_V2 52 #define PM_GPIO9_TO_GPIO22_VLTG_1V8 PMIC_GPIO_V3 53 54 #define PM_GPIO1_TO_GPIO8_VLTG_3V3 PMIC_GPIO_V1 55 #define PM_GPIO1_TO_GPIO8_VLTG_1V1 PMIC_GPIO_V2 56 #define PM_GPIO1_TO_GPIO8_VLTG_1V8 PMIC_GPIO_V3 57 58 /* 59 Vio_0: VPH_PWR 60 MPP01-MPP04 (VPH_PWR_MPP1) 61 MPP05-MPP08 (VPH_PWR_MPP5) 62 Vio_1: S6 (1.1V) and L19 (3.3V) 63 MPP01-MPP04 (VREG_S6_MPP1) 64 MPP05-MPP08 (VREG_L19_MPP5) 65 Vio_2: S4 (1.8V) 66 MPP01-MPP04 (VIN_S4_MPP1) 67 MPP05-MPP08 (VIN_S4_MPP5) 68 Vio_3: L12 (1.8V) 69 MPP01-MPP04 (VREG_L12_MPP1) 70 MPP05-MPP08 (VREG_L12_MPP5) 71 */ 72 73 #define PM_MPP1_TO_MPP4_VLTG_VPH PMIC_MPP__DLOGIC__LVL_VIO_0 74 #define PM_MPP1_TO_MPP4_VLTG_1V1 PMIC_MPP__DLOGIC__LVL_VIO_1 75 // Can use V3 also , which sources from L12 instead of S4. Please use correct value per requirement 76 #define PM_MPP1_TO_MPP4_VLTG_1V8 PMIC_MPP__DLOGIC__LVL_VIO_2 77 78 #define PM_MPP5_TO_MPP8_VLTG_VPH PMIC_MPP__DLOGIC__LVL_VIO_0 79 #define PM_MPP5_TO_MPP8_VLTG_3V3 PMIC_MPP__DLOGIC__LVL_VIO_1 80 // Can use V3 also , which sources from L12 instead of S4. Please use correct value per requirement 81 #define PM_MPP5_TO_MPP8_VLTG_1V8 PMIC_MPP__DLOGIC__LVL_VIO_2 82 83 #define PMIC_MPP_DEFAULT_MASK 0xFF 84 #define IGNORE_MASK 0x0 85 86 // The following masks/configs are guidelines and mostly commonly constructed macros for gpio configuration 87 // Please refer to gpio_client.h and gpio_client_*.h headers for correct macros to be used for more specific use cases 88 // Use Appropriate VOLTAGE_SOURCE depending on the pmic gpio pin as show above 89 #define PMIC_GPIO_OUTPUT_DEFAULT(VOLTAGE_SOURCE) PMIC_GPIO_SET_OUTPUT_CONF(VOLTAGE_SOURCE, \ 90 PMIC_GPIO_OUT_BUFFER_CONFIG_CMOS, \ 91 PMIC_GPIO_SOURCE_GND, \ 92 PMIC_GPIO_OUT_BUFFER_HIGH) 93 94 #define PMIC_GPIO_INPUT_DEFAULT PMIC_GPIO_SET_INPUT_CONF(PMIC_GPIO_INTERRUPT_POLARITY_NO_INVERT, \ 95 PMIC_GPIO_OUT_BUFFER_CONFIG_CMOS, \ 96 PMIC_GPIO_I_SOURCE_PULL_NO_PULL, \ 97 PMIC_GPIO_SOURCE_GND) 98 // Use Appropriate VOLTAGE_SOURCE depending on the pmic gpio pin as show above 99 #define PMIC_MPP_OUTPUT_DEFAULT(VOLTAGE_SOURCE) PMIC_MPP_SET_OUTPUT_CONF(VOLTAGE_SOURCE, \ 100 PMIC_MPP__DLOGIC_OUT__CTRL_LOW) 101 102 #define PMIC_MPP_INPUT_DEFAULT(VOLTAGE_SOURCE,DTEST_SELECT) PMIC_MPP_SET_DIGITAL_INPUT_CONF(VOLTAGE_SOURCE, \ 103 DTEST_SELECT) 104 105 #define TLMM_GPIO_CFG_MASK_IGNORE 0x0 106 #define TLMM_GPIO_OUTPUT_DEFAULT GPIO_PIN_CFG(GPIO_OUTPUT,GPIO_NO_PULL,GPIO_STRENGTH_2MA,0) 107 #define TLMM_GPIO_INPUT_DEFAULT GPIO_PIN_CFG(GPIO_INPUT,GPIO_NO_PULL,GPIO_STRENGTH_2MA,0) 108 109 110 #define INVALID_PIN 0xFFFFFFFF 111 112 113 pin_cfg pin_cfg_table[] = 114 { 115 #if 0 //Reference 116 /*Note: PMIC MPPs and GPIOs are zero indexed when using gpio_client APIs*/ 117 /*PMIC_GPIO PINS CONFIGURATION*/ 118 {(PMIC_GPIO_MODULE|1), "/dev/qcgpio/unsued_1", PMIC_GPIO_SET_OUTPUT_CONF_MASK, PMIC_GPIO_OUTPUT_DEFAULT(PM_GPIO1_TO_GPIO8_VLTG_3V3), HIGH }, 119 /*pmic_gpio_pin2 -->push button switch for volume up*/ 120 {(PMIC_GPIO_MODULE|2), "/dev/qcgpio/vol_up_n", PMIC_GPIO_SET_INPUT_CONF_MASK, PMIC_GPIO_INPUT_DEFAULT, IGNORE }, 121 {(PMIC_GPIO_MODULE|3), "/dev/qcgpio/unused_3", PMIC_GPIO_SET_INPUT_CONF_MASK, PMIC_GPIO_OUTPUT_DEFAULT(PM_GPIO1_TO_GPIO8_VLTG_3V3), HIGH }, 122 {(PMIC_GPIO_MODULE|4), "/dev/qcgpio/adv7481_rst_n", PMIC_GPIO_SET_OUTPUT_CONF_MASK, PMIC_GPIO_OUTPUT_DEFAULT(PM_GPIO1_TO_GPIO8_VLTG_3V3), HIGH }, 123 {(PMIC_GPIO_MODULE|5), "/dev/qcgpio/adv7481_int1_n", PMIC_GPIO_SET_INPUT_CONF_MASK, PMIC_GPIO_INPUT_DEFAULT, IGNORE }, 124 {(PMIC_GPIO_MODULE|6), "/dev/qcgpio/adv7481_int2_n", PMIC_GPIO_SET_INPUT_CONF_MASK, PMIC_GPIO_INPUT_DEFAULT, IGNORE }, 125 {(PMIC_GPIO_MODULE|7), "/dev/qcgpio/adv7481_int3_n", PMIC_GPIO_SET_INPUT_CONF_MASK, PMIC_GPIO_INPUT_DEFAULT, IGNORE }, 126 {(PMIC_GPIO_MODULE|8), "/dev/qcgpio/wlan_en", PMIC_GPIO_SET_OUTPUT_CONF_MASK, PMIC_GPIO_OUTPUT_DEFAULT(PM_GPIO1_TO_GPIO8_VLTG_1V8), HIGH }, 127 {(PMIC_GPIO_MODULE|9), "/dev/qcgpio/wlan_3p3_en", PMIC_GPIO_SET_OUTPUT_CONF_MASK, PMIC_GPIO_OUTPUT_DEFAULT(PM_GPIO9_TO_GPIO22_VLTG_3V3), HIGH }, 128 {(PMIC_GPIO_MODULE|10), "/dev/qcgpio/unused_10", PMIC_GPIO_SET_OUTPUT_CONF_MASK, PMIC_GPIO_OUTPUT_DEFAULT(PM_GPIO9_TO_GPIO22_VLTG_1V8), HIGH }, 129 {(PMIC_GPIO_MODULE|11), "/dev/qcgpio/vbus_usbss_en1", PMIC_GPIO_SET_OUTPUT_CONF_MASK, PMIC_GPIO_OUTPUT_DEFAULT(PM_GPIO9_TO_GPIO22_VLTG_3V3), HIGH }, 130 {(PMIC_GPIO_MODULE|12), "/dev/qcgpio/unused_12", PMIC_GPIO_SET_OUTPUT_CONF_MASK, PMIC_GPIO_OUTPUT_DEFAULT(PM_GPIO9_TO_GPIO22_VLTG_1V8), HIGH }, 131 {(PMIC_GPIO_MODULE|13), "/dev/qcgpio/neu_rst", PMIC_GPIO_SET_OUTPUT_CONF_MASK, PMIC_GPIO_OUTPUT_DEFAULT(PM_GPIO9_TO_GPIO22_VLTG_1V8), HIGH }, 132 {(PMIC_GPIO_MODULE|14), "/dev/qcgpio/rst", PMIC_GPIO_SET_OUTPUT_CONF_MASK, PMIC_GPIO_OUTPUT_DEFAULT(PM_GPIO9_TO_GPIO22_VLTG_1V8), HIGH }, 133 {(PMIC_GPIO_MODULE|15), "/dev/qcgpio/unused_15", PMIC_GPIO_SET_OUTPUT_CONF_MASK, PMIC_GPIO_OUTPUT_DEFAULT(PM_GPIO9_TO_GPIO22_VLTG_1V8), HIGH }, 134 {(PMIC_GPIO_MODULE|16), "/dev/qcgpio/unused_16", PMIC_GPIO_SET_OUTPUT_CONF_MASK, PMIC_GPIO_OUTPUT_DEFAULT(PM_GPIO9_TO_GPIO22_VLTG_1V8), HIGH }, 135 {(PMIC_GPIO_MODULE|17), "/dev/qcgpio/vbus_ss_det",PMIC_GPIO_SET_INPUT_CONF_MASK, PMIC_GPIO_INPUT_DEFAULT, IGNORE }, 136 {(PMIC_GPIO_MODULE|18), "/dev/qcgpio/divclk4", PMIC_GPIO_SET_OUTPUT_CONF_MASK, PMIC_GPIO_OUTPUT_DEFAULT(PM_GPIO9_TO_GPIO22_VLTG_1V8), HIGH }, 137 {(PMIC_GPIO_MODULE|19), "/dev/qcgpio/divclk4", PMIC_GPIO_SET_OUTPUT_CONF_MASK, PMIC_GPIO_OUTPUT_DEFAULT(PM_GPIO9_TO_GPIO22_VLTG_1V8), HIGH }, 138 {(PMIC_GPIO_MODULE|20), "/dev/qcgpio/pmic_slb", PMIC_GPIO_SET_OUTPUT_CONF_MASK, PMIC_GPIO_OUTPUT_DEFAULT(PM_GPIO9_TO_GPIO22_VLTG_1V8), HIGH }, 139 {(PMIC_GPIO_MODULE|21), "/dev/qcgpio/unused_21", PMIC_GPIO_SET_OUTPUT_CONF_MASK, PMIC_GPIO_OUTPUT_DEFAULT(PM_GPIO9_TO_GPIO22_VLTG_1V8), HIGH }, 140 {(PMIC_GPIO_MODULE|22), "/dev/qcgpio/unused_22", PMIC_GPIO_SET_OUTPUT_CONF_MASK, PMIC_GPIO_OUTPUT_DEFAULT(PM_GPIO9_TO_GPIO22_VLTG_1V8), HIGH }, 141 /*TLMM PINS CONFIGURATION */ 142 /*SPI - CDP FPGA, Ethernet*/ 143 {(TLMM_MODULE|0), "/dev/qcgpio/blsp1_spi_mosi", TLMM_GPIO_CFG_MASK_IGNORE,1, HIGH }, 144 {(TLMM_MODULE|1), "/dev/qcgpio/blsp1_spi_miso", TLMM_GPIO_CFG_MASK_IGNORE,1, IGNORE }, 145 {(TLMM_MODULE|2), "/dev/qcgpio/blsp1_spi_cs_n", TLMM_GPIO_CFG_MASK_IGNORE,1, HIGH }, 146 {(TLMM_MODULE|3), "/dev/qcgpio/blsp1_spi_clk", TLMM_GPIO_CFG_MASK_IGNORE,1, HIGH }, 147 /*UART - Debug*/ 148 {(TLMM_MODULE|4), "/dev/qcgpio/apq_uart_tx", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 149 {(TLMM_MODULE|5), "/dev/qcgpio/apq_uart_rx", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 150 /*I2C for DSI/HDMI Bridge Chips*/ 151 {(TLMM_MODULE|6), "/dev/qcgpio/blsp8_i2c_sda", TLMM_GPIO_CFG_MASK_IGNORE,3, HIGH }, 152 {(TLMM_MODULE|7), "/dev/qcgpio/blsp8_i2c_scl", TLMM_GPIO_CFG_MASK_IGNORE,3, HIGH }, 153 /* SPI - HDMI to Bridge chip (Unused)*/ 154 {(TLMM_MODULE|8), "/dev/qcgpio/future_spi_mosi", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 155 {(TLMM_MODULE|9), "/dev/qcgpio/future_spi_miso", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 156 {(TLMM_MODULE|10),"/dev/qcgpio/future_spi_cs_n", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 157 {(TLMM_MODULE|11),"/dev/qcgpio/future_spi_clk", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 158 {(TLMM_MODULE|12), "/dev/qcgpio/unused_12", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 159 /*ds90x_fr_sync*/ 160 {(TLMM_MODULE|13), "/dev/qcgpio/ds90x_fr_sync", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 161 {(TLMM_MODULE|14), "/dev/qcgpio/unused_14", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 162 {(TLMM_MODULE|15), "/dev/qcgpio/unused_15", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 163 /*uh949_int_n*/ 164 {(TLMM_MODULE|16), "/dev/qcgpio/uh949_int_n", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 165 /*CCI_I2C - CVBS Bridge*/ 166 {(TLMM_MODULE|17), "/dev/qcgpio/i2c_cci_sda0",TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 167 {(TLMM_MODULE|18), "/dev/qcgpio/i2c_cci_scl0",TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 168 /*CCI_I2C - HDMI_RX*/ 169 {(TLMM_MODULE|19), "/dev/qcgpio/i2c_cci_sda1", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 170 {(TLMM_MODULE|20), "/dev/qcgpio/i2c_cci_scl1", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 171 {(TLMM_MODULE|21), "/dev/qcgpio/ds90x_pd", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 172 {(TLMM_MODULE|22), "/dev/qcgpio/ds90x_int", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 173 {(TLMM_MODULE|23), "/dev/qcgpio/ds90x_link_pass", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT,IGNORE }, 174 {(TLMM_MODULE|24), "/dev/qcgpio/ds90x2_int", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 175 {(TLMM_MODULE|25), "/dev/qcgpio/ds90x2_link_pass", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 176 {(TLMM_MODULE|26), "/dev/qcgpio/ds90x2_fr_sync", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 177 /*I2C - Neutrino*/ 178 {(TLMM_MODULE|27), "/dev/qcgpio/blsp6_i2c_sda", TLMM_GPIO_CFG_MASK_IGNORE,3, HIGH }, 179 {(TLMM_MODULE|28), "/dev/qcgpio/blsp6_i2c_scl", TLMM_GPIO_CFG_MASK_IGNORE,3, HIGH }, 180 {(TLMM_MODULE|29), "/dev/qcgpio/unused_29", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 181 {(TLMM_MODULE|30), "/dev/qcgpio/unused_30", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 182 {(TLMM_MODULE|31), "/dev/qcgpio/hdmi_cec", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 183 /*HDMI I2C*/ 184 {(TLMM_MODULE|32), "/dev/qcgpio/hdmi_ddc_clock", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 185 {(TLMM_MODULE|33), "/dev/qcgpio/hdmi_ddc_data", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 186 {(TLMM_MODULE|34), "/dev/qcgpio/hdmi_hot_plug_detect", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 187 {(TLMM_MODULE|35), "/dev/qcgpio/pcie0_rst_n", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 188 {(TLMM_MODULE|36), "/dev/qcgpio/pcie0_clkreq_n", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 189 {(TLMM_MODULE|37), "/dev/qcgpio/pcie0_wake", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 190 {(TLMM_MODULE|38), "/dev/qcgpio/sd_card_det_n",TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 191 /*APQ to RH850 Interrupt*/ 192 {(TLMM_MODULE|39), "/dev/qcgpio/rh8_apq2rh850", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 193 /*SD card write protect*/ 194 {(TLMM_MODULE|40), "/dev/qcgpio/dr3_radio_ioexp_int", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 195 /*UART - Bluetooth*/ 196 {(TLMM_MODULE|41), "/dev/qcgpio/rome_uart_txd", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 197 {(TLMM_MODULE|42), "/dev/qcgpio/rome_uart_rxd", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 198 {(TLMM_MODULE|43), "/dev/qcgpio/rome_uart_cts", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 199 {(TLMM_MODULE|44), "/dev/qcgpio/rome_uart_rts", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 200 /*UART - WLAN GeoFence*/ 201 {(TLMM_MODULE|45), "/dev/qcgpio/unused_45", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 202 {(TLMM_MODULE|46), "/dev/qcgpio/unused_46", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 203 {(TLMM_MODULE|47), "/dev/qcgpio/unused_47", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 204 {(TLMM_MODULE|48), "/dev/qcgpio/unused_48", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 205 /*SPI - RH850*/ 206 {(TLMM_MODULE|49), "/dev/qcgpio/rh8_spi_mosi", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 207 {(TLMM_MODULE|50), "/dev/qcgpio/rh8_spi_miso", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 208 {(TLMM_MODULE|51), "/dev/qcgpio/rh8_spi_cs_n", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 209 {(TLMM_MODULE|52), "/dev/qcgpio/rh8_spi_spi_clk", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 210 /*APQ to Neutrino Interrupt*/ 211 {(TLMM_MODULE|53), "/dev/qcgpio/neu_apq2ntn_int_n", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT,HIGH }, 212 /*PCI_E2 - USB_SS Bridge*/ 213 {(TLMM_MODULE|54), "/dev/qcgpio/unused_54", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT,HIGH }, 214 /*I2C - LP4 Reg, GFX Reg, General*/ 215 {(TLMM_MODULE|55), "/dev/qcgpio/apq_i2c_sda", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 216 {(TLMM_MODULE|56), "/dev/qcgpio/apq_i2c_scl", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 217 /*Forced USB Boot Button*/ 218 {(TLMM_MODULE|57), "/dev/qcgpio/forced_usb_boot", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT,IGNORE }, 219 /*I2S - Neutrino*/ 220 {(TLMM_MODULE|58), "/dev/qcgpio/quart_scl", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT,IGNORE }, 221 {(TLMM_MODULE|59), "/dev/qcgpio/quart_ws", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 222 {(TLMM_MODULE|60), "/dev/qcgpio/quart_data0", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 223 {(TLMM_MODULE|61), "/dev/qcgpio/quart_data1", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 224 {(TLMM_MODULE|62), "/dev/qcgpio/quart_data2", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 225 {(TLMM_MODULE|63), "/dev/qcgpio/quart_data3", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 226 {(TLMM_MODULE|64), "/dev/qcgpio/uh949_rem_init", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 227 {(TLMM_MODULE|65), "/dev/qcgpio/pcm_clk", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 228 {(TLMM_MODULE|66), "/dev/qcgpio/pcm_sync", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 229 {(TLMM_MODULE|67), "/dev/qcgpio/pcm_din", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 230 {(TLMM_MODULE|68), "/dev/qcgpio/pcm_dout", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 231 {(TLMM_MODULE|69), "/dev/qcgpio/neu_ntn_clk_sync", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 232 {(TLMM_MODULE|70), "/dev/qcgpio/unused_70", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 233 {(TLMM_MODULE|71), "/dev/qcgpio/adv7533_1_pd", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 234 {(TLMM_MODULE|72), "/dev/qcgpio/adv7533_1_int_n", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 235 {(TLMM_MODULE|73), "/dev/qcgpio/adv7533_2_pd2", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 236 {(TLMM_MODULE|74), "/dev/qcgpio/adv7533_2_int_n", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 237 {(TLMM_MODULE|75), "/dev/qcgpio/apq_ter_sck", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 238 {(TLMM_MODULE|76), "/dev/qcgpio/ter_ws", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 239 {(TLMM_MODULE|77), "/dev/qcgpio/ter_d0", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 240 {(TLMM_MODULE|78), "/dev/qcgpio/ter_d1", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 241 {(TLMM_MODULE|79), "/dev/qcgpio/unused_79", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 242 {(TLMM_MODULE|80), "/dev/qcgpio/apq_sck_clk", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 243 {(TLMM_MODULE|81), "/dev/qcgpio/apq_sec_ws", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 244 {(TLMM_MODULE|82), "/dev/qcgpio/apq_sec_d0", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT,IGNORE }, 245 {(TLMM_MODULE|83), "/dev/qcgpio/apq_sec_d1", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 246 {(TLMM_MODULE|84), "/dev/qcgpio/mag_sns_reset_n", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 247 {(TLMM_MODULE|85), "/dev/qcgpio/unused_85", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 248 {(TLMM_MODULE|86), "/dev/qcgpio/unused_86", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 249 {(TLMM_MODULE|87), "/dev/qcgpio/unused_87", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 250 {(TLMM_MODULE|88), "/dev/qcgpio/unused_88", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 251 {(TLMM_MODULE|89), "/dev/qcgpio/uh949_pdb", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 252 {(TLMM_MODULE|90), "/dev/qcgpio/unused_90", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 253 {(TLMM_MODULE|91), "/dev/qcgpio/unused_91", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 254 {(TLMM_MODULE|92), "/dev/qcgpio/unused_92", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 255 {(TLMM_MODULE|93), "/dev/qcgpio/unused_93", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 256 {(TLMM_MODULE|94), "/dev/qcgpio/unused_94", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 257 {(TLMM_MODULE|95), "/dev/qcgpio/unused_95", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 258 {(TLMM_MODULE|96), "/dev/qcgpio/unused_96", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 259 {(TLMM_MODULE|97), "/dev/qcgpio/grfc0", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 260 {(TLMM_MODULE|98), "/dev/qcgpio/neu_ntn_clk_sync", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 261 {(TLMM_MODULE|99), "/dev/qcgpio/grfc2", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 262 {(TLMM_MODULE|100), "/dev/qcgpio/grfc3", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 263 {(TLMM_MODULE|101), "/dev/qcgpio/boot_config0", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 264 {(TLMM_MODULE|102), "/dev/qcgpio/boot_config1", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 265 {(TLMM_MODULE|103), "/dev/qcgpio/boot_config2", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 266 {(TLMM_MODULE|104), "/dev/qcgpio/boot_config3", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 267 {(TLMM_MODULE|105), "/dev/qcgpio/uim2_data", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 268 {(TLMM_MODULE|106), "/dev/qcgpio/uim2_clk", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 269 {(TLMM_MODULE|107), "/dev/qcgpio/uim2_reset", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 270 {(TLMM_MODULE|108), "/dev/qcgpio/uim2_present", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 271 {(TLMM_MODULE|109), "/dev/qcgpio/uim1_data", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 272 {(TLMM_MODULE|110), "/dev/qcgpio/uim1_clk", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 273 {(TLMM_MODULE|111), "/dev/qcgpio/uim1_reset", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 274 {(TLMM_MODULE|112), "/dev/qcgpio/uim1_present", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 275 {(TLMM_MODULE|113), "/dev/qcgpio/unused_113", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 276 {(TLMM_MODULE|114), "/dev/qcgpio/grfc_8", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 277 {(TLMM_MODULE|115), "/dev/qcgpio/grfc_9", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 278 {(TLMM_MODULE|116), "/dev/qcgpio/grfc_10", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 279 /*Accelerometer Interrupt*/ 280 {(TLMM_MODULE|117), "/dev/qcgpio/int1_accel", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 281 /*Gyroscope Interrupt*/ 282 {(TLMM_MODULE|118), "/dev/qcgpio/int2_gyro", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 283 /*Magnetometer Data Ready Interrupt*/ 284 {(TLMM_MODULE|119), "/dev/qcgpio/mag_drd", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 285 /*ALS needed?*/ 286 {(TLMM_MODULE|120), "/dev/qcgpio/int_als", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 287 {(TLMM_MODULE|121), "/dev/qcgpio/unused_121", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 288 /*RH850 to APQ Interrupt*/ 289 {(TLMM_MODULE|122), "/dev/qcgpio/rh8_rh8502apq", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 290 /*Neutrino to APQ Interrupt*/ 291 {(TLMM_MODULE|123), "/dev/qcgpio/neu_ntn2apq_int_n", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 292 {(TLMM_MODULE|124), "/dev/qcgpio/neu_ntn_wake_n", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 293 {(TLMM_MODULE|125), "/dev/qcgpio/f18_ts_int_n", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 294 {(TLMM_MODULE|126), "/dev/qcgpio/apps_boot_from_rom",TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 295 {(TLMM_MODULE|127), "/dev/qcgpio/grfc_11", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 296 {(TLMM_MODULE|128), "/dev/qcgpio/apq_rh8_dr_sync", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 297 {(TLMM_MODULE|129), "/dev/qcgpio/grfc_13", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 298 {(TLMM_MODULE|130), "/dev/qcgpio/neu_pcie1_rst", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 299 {(TLMM_MODULE|131), "/dev/qcgpio/neu_pcie1_clkreq", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 300 {(TLMM_MODULE|132), "/dev/qcgpio/neu_pcie1_wake", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 301 {(TLMM_MODULE|133), "/dev/qcgpio/neu_ntn2apq_int_n", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 302 {(TLMM_MODULE|134), "/dev/qcgpio/gsm_tx1_phase_d", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 303 {(TLMM_MODULE|135), "/dev/qcgpio/gsm_tx2_phase_d", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 304 {(TLMM_MODULE|136), "/dev/qcgpio/grfc_15", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 305 {(TLMM_MODULE|137), "/dev/qcgpio/rffe3_data", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 306 {(TLMM_MODULE|138), "/dev/qcgpio/rffe3_clk", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 307 {(TLMM_MODULE|139), "/dev/qcgpio/rffe4_data", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 308 {(TLMM_MODULE|140), "/dev/qcgpio/rffe4_clk", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 309 {(TLMM_MODULE|141), "/dev/qcgpio/rffe5_data", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 310 {(TLMM_MODULE|142), "/dev/qcgpio/rffe5_clk", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 311 {(TLMM_MODULE|143), "/dev/qcgpio/gps_tx_aggressor", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 312 {(TLMM_MODULE|144), "/dev/qcgpio/coex_uart_tx", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 313 {(TLMM_MODULE|145), "/dev/qcgpio/coex_uart_rx", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 314 {(TLMM_MODULE|146), "/dev/qcgpio/rffe2_data", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 315 {(TLMM_MODULE|147), "/dev/qcgpio/rffe2_clk", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 316 {(TLMM_MODULE|148), "/dev/qcgpio/rffe1_data", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 317 {(TLMM_MODULE|149), "/dev/qcgpio/rffe1_clk", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 318 319 { 0xFFFFFFFF,"",0xFFFFFFFF,0xFFFFFFFF} 320 #endif 321 {(PMIC_GPIO_MODULE|11), "/dev/qcgpio/usb_pwr_0", PMIC_GPIO_SET_OUTPUT_CONF_MASK, PMIC_GPIO_OUTPUT_DEFAULT(PM_GPIO9_TO_GPIO22_VLTG_3V3), HIGH }, 322 {(PMIC_GPIO_MODULE|13), "/dev/qcgpio/neu_rst", PMIC_GPIO_SET_OUTPUT_CONF_MASK, PMIC_GPIO_OUTPUT_DEFAULT(PM_GPIO9_TO_GPIO22_VLTG_1V8), HIGH }, 323 {(TLMM_MODULE|121), "/dev/qcgpio/qspi_rfe_mux",TLMM_GPIO_CFG_MASK_IGNORE, TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 324 // {(TLMM_MODULE|108), "/dev/qcgpio/uim2_present",TLMM_GPIO_CFG_MASK_IGNORE, TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 325 {(TLMM_MODULE|35), "/dev/qcgpio/pcie0_rst_n", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, IGNORE }, 326 {(TLMM_MODULE|36), "/dev/qcgpio/pcie0_clkreq_n", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 327 {(TLMM_MODULE|69), "/dev/qcgpio/neu_ntn_clk_sync", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, HIGH }, 328 {(TLMM_MODULE|90), "/dev/qcgpio/pcie2_rst_n", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, IGNORE }, 329 {(TLMM_MODULE|115), "/dev/qcgpio/pcie2_clkreq_n", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 330 {(TLMM_MODULE|130), "/dev/qcgpio/pcie1_rst_n", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_OUTPUT_DEFAULT, IGNORE }, 331 {(TLMM_MODULE|131), "/dev/qcgpio/pcie1_clkreq_n", TLMM_GPIO_CFG_MASK_IGNORE,TLMM_GPIO_INPUT_DEFAULT, IGNORE }, 332 {(PMIC_GPIO_MODULE|8), "/dev/qcgpio/wlan_en", PMIC_GPIO_SET_OUTPUT_CONF_MASK, PMIC_GPIO_OUTPUT_DEFAULT(PMIC_GPIO_V2), HIGH}, 333 {(PMIC_GPIO_MODULE|9), "/dev/qcgpio/wlan_3p3_en", PMIC_GPIO_SET_OUTPUT_CONF_MASK, PMIC_GPIO_OUTPUT_DEFAULT(PMIC_GPIO_V2), IGNORE }, 334 {(PMIC_GPIO_MODULE|19), "/dev/qcgpio/bt_en", PMIC_GPIO_SET_OUTPUT_CONF_MASK, PMIC_GPIO_OUTPUT_DEFAULT(PMIC_GPIO_V2), IGNORE }, 335 { 0xFFFFFFFF,"",0xFFFFFFFF,0xFFFFFFFF} 336 };pin_config.c
更多精彩
